Noticias Steam Machine SteamOS y Linux
Related Articles
Esta semana, Samsung Electronics y Synopsys anunciaron que Samsung ha construido su primer sistema móvil en chip con la tecnología de proceso GAA (gate-all-around) de 3 nm de Samsung Foundry. El anuncio, procedente de Synopsys, también destaca que Samsung utilizó la suite Synopsys.ai EDA para posicionar y enrutar el diseño y verificar el diseño del SoC, lo que a su vez permitió un mayor rendimiento. El SoC móvil de alto rendimiento sin nombre de Samsung se basa en arquitecturas de CPU y GPU «insignias» de uso general, así como en varios bloques de IP de Synopsys. Los diseñadores de SoC utilizaron el software Synopsys.ai EDA, incluido Synopsys DSO.ai para optimizar el diseño y maximizar los rendimientos, así como la solución Synopsys Fusion Compiler RTL-to-GDSII para lograr un mayor rendimiento, menor consumo y optimizar el área (PPA). Y si la noticia de que Samsung ha desarrollado un SoC de alto rendimiento utilizando la suite Synopsys.ai es importante, hay otra dimensión aún más importante en este anuncio: esto significa que Samsung finalmente ha desarrollado un procesador avanzado para aplicaciones de teléfonos inteligentes en todo su producto. rango. Proceso GAAFET de 3 nm. Aunque Samsung Foundry ha estado produciendo chips en su proceso SF3E (clase de 3 nm, nodo primero) equipado con GAA durante casi dos años, Samsung Electronics nunca ha utilizado esta tecnología para su sistema en chips para teléfonos inteligentes u otros dispositivos complejos. Hasta la fecha, SF3E se ha utilizado principalmente para chips de minería de criptomonedas, presumiblemente debido a los inevitables problemas iniciales y de rendimiento que conlleva ser el primer proceso GAAFET comercial de la industria. Por ahora, Samsung no ha revelado qué nodo de proceso específico se utiliza para el SoC; El anuncio oficial de Samsung/Synposys solo señala que es un nodo de proceso GAA. Junto con el SF3E de primera generación de clase 3 nm, Samsung Foundry tiene una tecnología de fabricación de SF3 significativamente más sofisticada que ofrece numerosas mejoras con respecto al SF3E y se utilizará para la producción en masa en los próximos trimestres. Dado el momento del anuncio, la apuesta razonable es que utilicen SF3. En cuanto a la asociación entre Samsung y Synopsys, a las herramientas de este último se les atribuye haber realizado algunas mejoras significativas en el rendimiento del diseño del chip. Específicamente, las dos compañías atribuyen a estas herramientas la mejora de la velocidad máxima del reloj del chip en 300 MHz y al mismo tiempo reducen el consumo de energía dinámica en un 10%. Para lograr esto, los desarrolladores de SoC de Samsung Electronics utilizaron optimización de partición de diseño, síntesis de árbol de reloj de múltiples fuentes (MSCTS) y optimización de cable inteligente para reducir la interferencia de la señal, junto con un enfoque jerárquico más simple. Y utilizando Synopsys Fusion Compiler, hicieron todo esto ahorrando semanas de trabajo de diseño «manual», según el comunicado de prensa conjunto. «Nuestra colaboración de larga data ha dado lugar a diseños de SoC de vanguardia», afirmó Kijoon Hong, vicepresidente de SLSI de Samsung Electronics. “Este es un logro notable al lograr con éxito el máximo rendimiento, potencia y área en los núcleos de CPU móviles y diseños de SoC más avanzados en colaboración con Synopsys. No solo hemos demostrado que las soluciones basadas en IA pueden ayudarnos a lograr los objetivos de PPA incluso para los usuarios. «Las tecnologías de proceso GAA más avanzadas, pero a través de nuestra asociación hemos creado un sistema de diseño de productividad ultra alta que ofrece resultados impresionantes de manera consistente».
