Yosemite Fitness
Related Articles
Según se informa, AMD está trabajando en un nuevo parche de BIOS que ayudará a mejorar la latencia entre núcleos en las CPU de escritorio Ryzen 9000 «Zen 5». Las CPU Ryzen 9000 «Zen 5» de AMD verán más mejoras a medida que Red Team planea implementar un parche de BIOS para mejorar las latencias entre núcleos. Las CPU de escritorio Ryzen 9000 basadas en Zen 5 de AMD no ofrecieron el aumento de rendimiento que todos esperábamos. Si bien una de las razones puede atribuirse a las malas optimizaciones de Windows 11, no es la única. Core Parking no optimizado es uno de los culpables del rendimiento deficiente, presumiblemente debido a un soporte incompleto de software y BIOS. Geekerwan: AMD solucionará el problema de latencia de Zen 5 C2C. https://t.co/v1ru4UXQmS pic.twitter.com/3u0pAmBuwV – HXL (@9550pro) 27 de agosto de 2024 En la revisión de Anandtech del Ryzen 9 9950X, se encontró que La CPU Zen 5 tenía una latencia entre CCD significativamente mayor que su predecesora. Esto a pesar de que las CPU Zen 4 y Zen 5 comparten una matriz de E/S similar y un diseño de tejido infinito. Sin embargo, un informe reciente de Geekerwan sobre Bilibili (a través de @9950pro) sugiere que AMD está trabajando para solucionar este problema mediante un futuro parche de BIOS. Fuente de la imagen: La latencia entre CCD de Anandtech es la velocidad a la que se transfieren datos o instrucciones entre los dos CCD (Core Complex Dies) Zen 5 dentro de las CPU Ryzen 9000. Esta estructura se utiliza para la comunicación con múltiples conjuntos de chips, como CCD e IOD. Dado que Ryzen 9 9950X y Ryzen 9 9900X contienen dos CCD, cada uno con 8 núcleos Zen 5, los programas que utilizan más de 8 núcleos deben transferir datos entre los CCD para una ejecución más rápida. Desafortunadamente, a diferencia de su predecesor Ryzen 9 7950X, el AMD Ryzen 9 9950X tiene casi el doble de latencia de CCD a CCD que el primero. La latencia promedio entre CCD para el Zen 5 es de 180 ns en comparación con los 76 ns del 7950X. Esto da como resultado una transferencia de datos más lenta entre CCD, lo que resulta en un rendimiento de subprocesos múltiples más lento de lo esperado en algunas cargas de trabajo. El aumento de la latencia entre CCD no se debe al diseño del troquel, sino a las optimizaciones incompletas y toscas de AMD dentro del BIOS y la pila de software del chipset. Como sugiere el nuevo informe, AMD abordará la alta latencia entre CCD mediante una actualización del BIOS que se espera que se implemente en los próximos meses. Esperamos ver algunas mejoras de rendimiento con la nueva actualización, pero aún no se conoce la fecha exacta de la actualización del BIOS. Sin embargo, esta solución no afectará necesariamente el rendimiento de los juegos, ya que la mayoría de los juegos no utilizan más de un CCD que contenga 8 núcleos. En programas que pueden utilizar más de 8 núcleos, la corrección de latencia entre CCD puede resolver algunos problemas de rendimiento. Ayer mismo, AMD anunció que traerá optimizaciones de predicción de ramas a Windows 11 23H2 a través del backport, lo que resultará en una mejora del rendimiento como se ve con Windows 11 24H2. Por lo tanto, es evidente que AMD probablemente se haya apresurado a lanzar una serie Ryzen 9000 incompleta, que necesita más optimizaciones para ofrecer algunas mejoras generacionales significativas. Fuente de noticias: Notebookcheck Productos mencionados en esta publicación Comparte esta historia Facebook Twitter
