Yosemite Fitness
Related Articles
El consorcio CXL ha tenido una presencia habitual en el FMS (que este año pasó de llamarse «Flash Memory Summit» a «Future of Memory and Storage»). En FMS 2022, la compañía anunció la versión 3.0 de la especificación CXL. A esto le siguió la introducción de CXL 3.1 en Supercomputing 2023. Habiendo comenzado como un estándar de interconexión de host a dispositivo, poco a poco ha ido incorporando otros estándares de la competencia, como OpenCAPI y Gen-Z. Como resultado, la especificación comenzó a abarcar una amplia variedad de casos de uso mediante la construcción de un protocolo sobre el omnipresente bus de expansión PCIe. El consorcio CXL incluye pesos pesados como AMD e Intel, así como un gran número de startups que intentan operar en diferentes segmentos del lado de los dispositivos. En FMS 2024, CXL ocupó un lugar destacado en las demostraciones de los stands de muchos proveedores. La migración de plataformas de servidor de DDR4 a DDR5, junto con el aumento de cargas de trabajo que requieren grandes capacidades de RAM (pero no particularmente sensibles al ancho de banda o la latencia de la memoria), han convertido a los módulos de expansión de memoria en uno de los primeros conjuntos de dispositivos CXL ampliamente disponibles. Durante los últimos dos años hemos recibido anuncios de productos de Samsung y Micron en esta área. Módulo de memoria SK hynix CMM-DDR5 CXL y HMSDK En FMS 2024, SK hynix mostró su módulo de memoria CMM-DDR5 CXL basado en DDR5 con una capacidad de 128 GB. La compañía también detalló el kit de desarrollo de software de memoria heterogénea (HMSDK) asociado, un conjunto de bibliotecas y herramientas tanto a nivel de kernel como de usuario destinadas a aumentar la facilidad de uso de la memoria CXL. Esto se logra en parte considerando la pirámide/jerarquía de memoria y reubicando datos entre la memoria principal del servidor (DRAM) y el dispositivo CXL según la frecuencia de uso. El módulo de memoria CMM-DDR5 CXL está disponible en el factor de forma SDFF (E3.S 2T) con una interfaz de host PCIe 3.0 x8. La memoria interna se basa en la tecnología DRAM 1α y el dispositivo promete ancho de banda y latencia de clase DDR5 dentro de un solo salto NUMA. Dado que estos módulos de memoria están diseñados para su uso en centros de datos y empresas, el firmware incluye funciones para RAS (confiabilidad, disponibilidad y capacidad de servicio) junto con arranque seguro y otras funciones de administración. SK hynix también presentó Niagara 2.0, una solución de hardware (actualmente basada en FPGA) para permitir la agrupación y el uso compartido de memoria, es decir, la conexión de múltiples memorias CXL para permitir que diferentes hosts (CPU y GPU) compartan de manera óptima la propia capacidad de memoria. La versión anterior solo permitía compartir capacidad, pero la última versión también permite compartir datos. SK hynix presentó estas soluciones en CXL DevCon 2024 a principios de este año, pero parece que se han logrado algunos avances en la finalización de las especificaciones CMM-DDR5 en FMS 2024. Microchip y Micron demuestran el módulo de expansión de memoria CZ120 CXL Micron presentó el módulo de expansión de memoria CZ120 CXL la última vez año basado en el controlador de memoria CXL de la serie Microchip SMC 2000 En FMS 2024, Micron y Microchip demostraron el módulo en un servidor de Granite Rapids. También se proporcionó más información sobre el controlador SMC 2000. El controlador de memoria CXL también incorpora gestión de fallas de matriz DRAM y Microchip también proporciona herramientas de diagnóstico y depuración para analizar módulos fallidos. El controlador de memoria también admite ECC, que forma parte del conjunto de funciones RAS de clase empresarial de la serie SMC 2000. Su flexibilidad garantiza que los módulos de memoria CXL basados en SMC 2000 que utilizan DDR4 puedan complementar la DRAM DDR5 primaria en servidores que solo admiten esta última. Marvell anuncia la línea de productos Structera CXL Pocos días antes del inicio de FMS 2024, Marvell había anunciado una nueva línea de productos CXL bajo la etiqueta Structera. En FMS 2024, tuvimos la oportunidad de discutir esta nueva línea con Marvell y obtener algunas ideas adicionales. A diferencia de otras soluciones de dispositivos CXL centradas en la agrupación y expansión de memoria, la línea de productos Structera también incorpora un acelerador de computación además de un controlador de expansión de memoria. Todos ellos se basan en la tecnología de 5 nm de TSMC. La parte del acelerador de cómputo, el Structera A 2504 (A de Acelerador) es un dispositivo PCIe 5.0 x16 CXL 2.0 con 16 núcleos Arm Neoverse V2 (Demeter) integrados que funcionan a 3,2 GHz. Incorpora cuatro canales DDR5-6400 con soporte para un máximo de. Dos DIMM por canal junto con compresión y descompresión en línea. La integración de potentes núcleos de CPU ARM de clase servidor permite que la porción de expansión de memoria CXL escale el ancho de banda de memoria disponible por núcleo mientras escala las capacidades de procesamiento. Aplicaciones como los modelos de recomendación de aprendizaje profundo (DLRM) pueden aprovechar la potencia informática disponible en el dispositivo CXL. La mayor disponibilidad de ancho de banda también va acompañada de un menor consumo de energía de la carga de trabajo. El enfoque también contribuyó a la desagregación dentro del servidor para un mejor diseño térmico general. Las características de Struttera como (des)compresión en línea, cifrado/descifrado y arranque seguro con soporte de hardware también están presentes en el Structera X 2404. En comparación con el TDP de 100 W del Structera Marvell también tiene un Structure 6400 (con dos DIMM por canal para hasta 4 TB por expansor). Los demás aspectos siguen siendo los mismos que la parte del reciclaje de DDR4. La compañía destacó algunos aspectos únicos de la línea de productos Structera: la compresión en línea optimiza la capacidad de DRAM disponible y la compatibilidad con 3 DIMM por canal para el expansor DDR4 maximiza la cantidad de DRAM por expansor (en comparación con las soluciones de la competencia). El proceso de 5 nm reduce el consumo de energía y las piezas admiten accesos desde múltiples hosts. La integración de los núcleos Arm Neoverse V2 parece ser la primera en un acelerador CXL y permite delegar tareas informáticas para mejorar el rendimiento general del sistema. Aunque Marvell ha anunciado especificaciones para partes de la estructura, parece que todavía faltan algunos trimestres para el muestreo. Uno de los aspectos interesantes de las hojas de ruta y los anuncios de Marvell en los últimos años ha sido su enfoque en la creación de productos adaptados a las demandas de grandes volúmenes de los clientes. La línea de productos Structera no es diferente: los hiperescaladores están ansiosos por reciclar sus módulos de memoria DDR4 y aparentemente no pueden esperar para tener en sus manos las piezas de expansión. CXL apenas está comenzando su lenta aceleración, y el segmento de la curva de crecimiento en forma de palo de hockey definitivamente no es de corto plazo. Sin embargo, a medida que se comienzan a implementar más sistemas host con soporte CXL, productos como la línea de aceleradores Structera comienzan a tener sentido desde una perspectiva de eficiencia del servidor.
