AMD Zen 5 presentado con un aumento de IPC del 16%: una mirada a la arquitectura central Ryzen 9000

AMD Zen 5 presentado con un aumento de IPC del 16%: una mirada a la arquitectura central Ryzen 9000

Los procesadores Ryzen 9000 de próxima generación de AMD son oficiales, con especificaciones concretas y fecha de lanzamiento. La familia de computadoras de escritorio Zen 5 está programada para lanzarse en julio (el próximo mes), con una interfaz actualizada, un subsistema de memoria más grande y un ancho de banda AVX512 mejorado. El fabricante de chips afirma un aumento promedio del IPC del 16%, con las mayores ganancias en Blender, Cinebench R23, League of Legends y otras cargas de trabajo de creación de contenido. Entonces, ¿qué cambió con Zen 5? ¿Fueron precisas las filtraciones? El recuento de núcleos de la familia Ryzen 9000 se mantuvo sin cambios, por lo que gran parte de esa sección era correcta. Sin embargo, los relojes de aumento de la CPU no han cambiado y aún no tenemos una confirmación oficial sobre el caché L1/L2. El caché general del Ryzen 9 9950X es de 80 MB, el mismo que el del 7950X, pero no incluye el caché L1I y L1D. Según los rumores, Zen 5 ampliará el caché L1D de 32 KB a 48 KB (12 vías) con una carga de 4 ciclos, complementado con un búfer de traducción de datos ampliado y una rama predictora recalibrada. Es probable que la caché L1I permanezca sin cambios en 32 KB (8 vías). El predictor de rama se ha actualizado con «precisión de predicción y latencia mejoradas». Según los rumores, el predictor de ramas de Zen 5 ejecuta ramas condicionales de «burbuja cero». Esto implica tomar ramas condicionales sin interrumpir ni bloquear la tubería. El decodificador aparece sin cambios (4 vías) con una búsqueda de bloque de 2 bases. El búfer de cambio de nombre/envío se ha consolidado para procesar simultáneamente hasta 8 microoperaciones (anteriormente 6) con soporte para op-fusion. Esto permite que dos microoperaciones de la misma instrucción se traten como una sola en algunos puntos del proceso, duplicando el rendimiento efectivo. Dispatch también se actualizará de 6 macrooperaciones en Zen 4 a 8 macrooperaciones en Zen 5, manteniendo el backend siempre encendido. Este es el doble de ancho de banda de instrucciones para las instrucciones frontales y me pregunto si se ampliará el decodificador. Luego está la diapositiva de arriba. Un extremo frontal de doble tubo paralelo para mejorar la precisión y la latencia de la predicción de bifurcaciones. Esto complementa el punto anterior sobre la previsión de sucursales, pero ¿qué representa el doble front-end? Te recuerda a la interfaz de Excavator (Bulldozer), excepto que con Zen 5, estamos viendo dos tubos de interfaz por núcleo en lugar de un módulo de dos núcleos. ¿Ha cambiado también el ancho del decodificador? Estamos hablando de canales y vectores más amplios, lo que probablemente signifique un ancho de banda de ejecución más amplio. En el lado de los números enteros, el programador de instrucciones se convertiría en una cola unificada con un «tamaño de estructura más grande». Se consolidaron múltiples ventanas de programación más pequeñas en colas más grandes. El recuento total de ALU se ha aumentado a 6 (anteriormente 4) para adaptarse a un mayor rendimiento. También se agregó una cuarta AGU (Unidad de generación de direcciones) para mantener activas las colas de carga. En general, tenemos 10 puertos de ejecución en el backend Integer de Zen 5. El ancho de banda de carga/almacenamiento se ha ampliado a 4 cargas (anteriormente 3), o dos almacenes por ciclo. Esto explica el aumento del ancho de banda de L1 a L2 y del ancho de banda de L1 a FP. En el lado del punto flotante, los cuatro puertos de ejecución (supuestamente) se han duplicado en ancho a 512 bits para admitir instrucciones AVX-512. También se añadió un quinto puerto que consta de dos unidades de 256 bits. La UE ampliada significa registros de coma flotante más grandes para respaldarlos, sustancialmente más grandes. Creo que esto sólo se implementará para los núcleos Epyc, mientras que el cliente Zen 5 obtendrá el quinto puerto FP (256b). Las ganancias (en comparación con el Intel Core i9-14900) en cargas de trabajo de juegos van desde el 4 por ciento en Borderlands hasta el 23 por ciento en Horizon Zero Dawn. Es probable que estos sean el resultado de una interconexión central actualizada (Ladder según AdoredTV). Si bien las mejoras en el frontend y backend también contribuyen a esto, creo que la interconexión juega un papel vital. Los conjuntos de chips X870/X870E no son tan diferentes del X670/X670E. Todas las ranuras dGPU y SSD M.2 (hasta 24) se han actualizado a PCIe Gen 5. Las tarjetas X670E ya cuentan con hasta 24 carriles PCIe Gen 5. La principal diferencia se puede ver en el chipset X870, que se ha actualizado para admitirlo. hasta 24 carriles PCIe Gen 5, en comparación con solo 8 veces en el X670. CPU Líneas PCIe Líneas de chipset PCIe/PCIe 5.0 GRÁFICOS UTILIZABLES OVERCLOCKING DDR5 MEMORIA OVERCLOCKING/AMD EXPOUSB 5Gbps USB 10Gbps USB 20Gbps PUERTOS SATA (O PCIe 3.0)USB 4.0X870E1×16 o 2×8 PCIe 5.01×4 PCIe 5 .0+4x PCIe GPP4 4/ 24SíSí21228STANDARDX8701×16 o 2×8 PCIe 5.01×4 PCIe 5.0+4x PCIe GPP 36/24SíSí1614STANDARDX670E1×16 o 2×8 PCIe 5.01×4 PCIe 5.0+4x PCIe212 28opcional 1×4 PCIe 0+. 4x PCIe GPP44 /8SíSí21228opcionalB650E1×16 o 2×8 PCIe 5.0 1×4 PCIe 5.0+4x PCIe GPP 36/24SíSí1614opcionalB6501×16 o 2×8 PCIe 4.0 1×4 PCIe 4.0 (o PCIe 5.0)36/0Sí Sí161 1×16 PCIe 4.0 1 × 4 PCIE 4.032/0NOYES22–4OPTIONALPRO 6651 × 16 o 2 × 81 × 4 PCIE 4.0 (o PCIe 5.0) 36/0nono1614PtionAlpcie 4.0Pro 6001 × 16 o 2 × 81 × 4 PCIE 4.0+4X PCIE GPP28/0 NONO00 001 001 × 16 o 2 × 81 × 4 PCIE 4.0+4X PCIE GPP28/0 NONOPTALPCELEATALPCEALPTI Variantes 4.0 AMD Ryzen 9000 3D V-Cache. Esto dependerá de cuándo Intel lance sus procesadores Arrow Lake de 15ª generación. Tendrán un efecto similar en el mercado al de Raptor Lake. Preguntas frecuentes ¿Las CPU Ryzen 9000 serán compatibles con las placas base AM5 existentes (A620/B650/B650E/X670/X670E)? AMD ha confirmado oficialmente que el socket AM5 será compatible hasta 2025. Como mínimo, las placas base de la serie 600 existentes serán totalmente compatibles con las CPU Ryzen 9000. Algunos socios de placas ya han lanzado firmware que permite la compatibilidad con procesadores Zen de nueva generación. También tendrá la opción de comprar placas base de la serie 800 que contarán con más opciones de E/S en SKU que no sean X. ¿Cuándo estarán disponibles para su compra las CPU Ryzen 9000? Las CPU Ryzen 9000 estarán disponibles para su compra en julio de 2024. ¿Qué tan rápido se compararán las CPU Ryzen 9000 con la serie 7000 y la oferta Raptor Lake de Intel? Según AMD, el núcleo Zen 5 ofrece un aumento medio del IPC del 16%. Las ganancias en aplicaciones individuales oscilan entre el 10 y el 35 por ciento, beneficiándose significativamente las cargas de trabajo de creación de contenido. Lectura adicional: AMD Zen 5 Strix Point/Halo, Granite Ridge y Torino: especificaciones, noticias y rumores de Ryzen 9000

About Carlos Carraveo Jimenez

Check Also

ADATA lanza el SSD NVMe Legend 970 PRO M.2 Gen 5

ADATA lanza el SSD NVMe Legend 970 PRO M.2 Gen 5

Compartir en Facebook Compartir en Twitter ADATA Technology Co. Ltd., la marca líder mundial de …

Deja una respuesta

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *