Intel presenta la «regulación térmica» de PCIe en la actualización del controlador de Linux, dirigida a los estándares PCIe 6.0 y PCIe 7.0

Dado que los estándares PCIe están experimentando actualizaciones masivas, los problemas de temperatura se han asociado con las velocidades de transferencia cada vez mayores que se esperan en los próximos estándares como PCIe 6.0 y PCIe 7.0, pero Intel ha encontrado una solución única. Para combatir las altas temperaturas en los enlaces PCIe 6.0 y PCIe 7.0 de próxima generación, Intel ha presentado un mecanismo de enfriamiento único que presenta control del acelerador PCIe. En una nueva actualización del controlador de Linux, Intel ha decidido abordar las limitaciones de temperatura asociadas a los estándares PCIe modernos, como. como PCIe Gen 6.0 y PCIe 7.0. Dado que no es posible montar una solución de refrigeración activa en la propia interfaz PCIe, la nueva actualización del controlador reduce la velocidad del enlace PCIe en caso de altas temperaturas. A esto se le puede llamar limitación térmica hasta cierto punto, pero en este caso es para los carriles PCIe. Esta serie agrega un controlador de ancho de banda PCIe (bwctrl) y un controlador de enfriamiento PCIe asociado al lado del núcleo térmico para limitar la velocidad del enlace PCIe por razones térmicas. El controlador de ancho de banda PCIe es un controlador de servicio de puerto de bus PCI Express. Se crea un enfriador para cada puerto encontrado por el controlador de servicio si admite variación de velocidad. Esta serie solo agrega soporte para el control de velocidad del enlace PCIe. El control del ancho del enlace PCIe también podría ser útil, pero hasta donde yo sé, no existe ningún mecanismo para esto hasta PCIe 6.0 (L0p), por lo que esta serie no agrega la limitación del ancho del enlace. – Ingeniero de Intel Ilpo Järvinen Fuente de la imagen: Kernel.org El controlador asocia un «enfriador» con cada enlace PCIe, a través del cual es posible la manipulación de la velocidad. En escenarios donde las temperaturas están fuera del rango, este dispositivo reduce las velocidades de transferencia para el enlace PCIe respectivo, garantizando en última instancia la funcionalidad. Es importante tener en cuenta que esta implementación no está asociada con los estándares PCIe modernos, sino que está diseñada para usarse en estándares posteriores, como PCIe Gen 6.0, PCIe Gen 7.0 y posteriores. Bueno, esta solución parece eficaz, pero puede haber problemas de rendimiento asociados. Sin embargo, todavía estamos muy lejos de implementar esta tecnología; Así que por ahora no hay nada de qué preocuparse. Es posible que también veamos algún mecanismo de disipación de calor a nivel de hardware para futuras interfaces PCIe si el problema de temperatura persiste en un nivel más amplio. Fuente de la imagen: PCI-SIG PCI-SIG reveló recientemente especificaciones para PCIe 7.0, que se espera que se lance en 2025 y debería ser adoptado en el mercado entre 2027 y 2028 (primero los servidores). El nuevo estándar proporcionará un ancho de banda de hasta 512 GB/s y una velocidad de bits bruta de 128 GT/s, duplicando la velocidad de PCIe 6.0 y cuadriplicando la velocidad de PCIe 5.0. A medida que aumentan las velocidades de transferencia, podemos esperar que se implementen nuevos mecanismos de limitación para evitar el sobrecalentamiento en estos canales. Fuente de noticias: Phoronix Comparte esta historia Facebook Twitter

About Carlos Carraveo Jimenez

Check Also

Meteor Lake lleva IA acelerada a las PC de la UCFF

La serie de procesadores Meteor Lake de Intel ha tenido un lanzamiento prolongado desde que …

Deja una respuesta

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *