512 GB/s en PCIe x16 en camino para 2025

PCI-SIG lanzó esta semana la versión 0.5 de la especificación PCI-Express 7.0 para sus miembros. Este es el segundo borrador de la especificación y la invitación final a los miembros de PCI-SIG para que presenten sus nuevas funciones al estándar. La última actualización sobre el desarrollo de la especificación llega un par de meses antes de un año después de que PCI-SIG publicara el borrador inicial de la especificación 0.3, y PCI-SIG utilizó la última actualización para reiterar que el desarrollo del nuevo estándar sigue por buen camino. para un lanzamiento final en 2025. PCIe 7.0 es la tecnología de interconexión de computadoras de próxima generación que aumentará las velocidades de transferencia de datos a 128 GT/s por pin, duplicando los 64 GT/s de PCIe 6.0 y cuadriplicando los 32 GT/s de PCIe 6.0. PCIe 5.0. Esto permitiría que una conexión de 16 carriles (x16) admita 256 GB/s de ancho de banda en cada dirección simultáneamente, sin incluir la sobrecarga de codificación. Estas velocidades serán útiles para los futuros centros de datos, así como para la inteligencia artificial y las aplicaciones informáticas de alto rendimiento que necesitarán velocidades de transferencia de datos aún mayores, incluidas las velocidades de transferencia de datos de la red. Para lograr velocidades de transferencia de datos impresionantes, PCIe 7.0 duplica la frecuencia del bus de la capa física en comparación con PCIe 5.0 y 6.0. De lo contrario, el estándar conserva la modulación de ancho de pulso de señalización de cuatro niveles (PAM4), la codificación de modo FLIT 1b/1b y las tecnologías de corrección de errores directa (FEC) que ya se utilizan para PCIe 6.0. De lo contrario, PCI-SIG dice que la especificación PCIe 7.0 también se centra en parámetros mejorados de canal y rango, así como en una eficiencia energética mejorada. En general, los ingenieros detrás del estándar tienen mucho trabajo por delante, ya que PCIe 7.0 requiere duplicar la frecuencia del bus en la capa física, un desarrollo importante que PCIe 6.0 eludió con la señalización PAM4. Nada es gratis cuando se trata de mejorar la señalización de datos y con PCIe 7.0, es probable que PCI-SIG haya regresado al desarrollo en modo difícil y necesite mejorar la capa física una vez más, esta vez para permitir que funcione a alrededor de 30 GHz. Sin embargo, queda por ver cuánto de este trabajo pesado se logrará mediante señalización inteligente (y temporizadores) y cuánto se logrará mediante mejoras de materiales, como placas de circuito impreso (PCB) más gruesas y materiales de bajas pérdidas. El siguiente gran paso para PCIe 7.0 es la finalización de la versión 0.7 de la especificación, que se considera el borrador completo, donde todos los aspectos deben definirse completamente y las especificaciones eléctricas deben validarse mediante chips de prueba. Después del lanzamiento de esta iteración de la especificación, no se podrán agregar nuevas funciones. PCIe 6.0 finalmente pasó por 4 borradores principales (0.3, 0.5, 0.7 y 0.9) antes de finalizarse finalmente, por lo que es probable que PCIe 7.0 esté en el mismo camino. Una vez finalizado en 2025, deberían pasar algunos años hasta que el primer hardware PCIe 7.0 llegue a los estantes. Si bien el trabajo de desarrollo de la IP del controlador y el hardware inicial ya está en marcha, ese proceso se extiende mucho más allá del lanzamiento de la especificación PCIe final.

About Carlos Carraveo Jimenez

Check Also

Uno de los nuevos monitores de juegos Odyssey de Samsung está disponible con una oferta épica por tiempo limitado

Puede confiar en PC Guide: nuestro equipo de expertos utiliza una combinación de investigación de …

Deja una respuesta

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *